

Circuitos secuenciales básicos

Introducción

Con este capítulo comenzamos una andadura importante en este mundillo de los sistemas binarios ya que aprenderemos un concepto nuevo: la memorización de un bit. Cuando en las prácticas montes el circuito comprobarás la sencillez de su funcionamiento.

En este momento estás capacitado para solucionar cualquier sistema en el que el nivel lógico de las salidas dependa exclusivamente de los estados de las entradas. Dicho de otra manera: la salida es función de la combinación de entradas. Pero con las herramientas que hemos aprendido a usar en el desarrollo de circuitos combinacionales no podemos construir circuitos cuya salida sea distinta para combinaciones de entradas iguales.

Contenido

- 6.8. Implementación de circuitos biestables
- 6.9. Transformación de biestables
 - 6.9.1. Construir un biestable tipo D a partir de un R-S
 - 6.9.2. Construir un biestable tipo T a partir de uno D
- 6.10. Análisis de circuitos secuenciales
 - 6.10.1. Análisis mediante los cronogramas
 - 6.10.2. Análisis mediante diagramas de estados

Objetivos

Cuando completes este capítulo pretendemos:


- u Que descubras un circuito que cumple una importante misión en la lógica digital: el biestable, como memoria de un bit.
- u Que conozcas el proceso mediante el cual se fue perfeccionando.
- u Que distingas los distintos tipos de biestables y sus características.
- u En la parte práctica los ejercicios a realizar te confirmarán los resultados previstos y te permitirán manejar los chips típicos secuenciales y hacer experiencias interesantes.
- u Manejando circuitos integrados comerciales serás capaz de construir y controlar el funcionamiento de Flip-Flop D y JK.
- Disfrutarás jugando con los circuitos de entretenimiento que te proponemos como el juego del más rápido y una alarma por rotura de hilo.




6.8 Implementación de circuitos biestables

Vamos a investigar un poco sobre la manera de implementar los biestables. Es decir, cómo disponemos el cableado de las puertas para conseguir el tipo de biestable deseado.

A esta señal de control o sincronismo se la llama reloj y su intervención hace que ahora el circuito sea un biestable síncrono.




Biestable R-S síncrono




Circuito lógico y símbolo de un R-S síncrono con prefijación asíncrona

Para ello el fabricante interpone un circuito electrónico para transformar un pulso por nivel en un pulso por flanco, como te mostramos a continuación.




Circuito lógico y símbolo de un biestable R-S síncrono por flanco de subida

Veamos ahora cómo nos quedará un biestable J-K con señal de reloj.



Circuito lógico del biestable J-K con su símbolo

En la figura siguiente vemos el circuito lógico de un biestable J-K maestro-esclavo. Será una buena práctica para ti investigar el funcionamiento de este circuito para verificar si es correcto. (Te sugerimos colocar sobre el esquema una hoja transparente a fin de ir apuntando con lápiz niveles 0 y 1 en la entrada, y ver su repercusión en la salida.)



Circuito lógico de un biestable J-K maestro-esclavo

Un biestable tipo D, lo obtenemos de la siguiente manera:





Diagrama lógico y símbolo del biestable tipo D

Un biestable tipo T, lo obtenemos de la siguiente manera:



Circuito lógico y símbolo de un biestable tipo T




Ejercicio Propuesto

- 1. Reescribe la Tabla de Verdad del biestable R-S cuando éste utiliza puertas NOR en lugar de las NAND.
- Reescribe la Tabla de Verdad para el circuito resultante de haber quitado las puertas NOT tanto para cuando utilizas NAND como para cuando usas NOR.

Generación del flanco de un pulso


Analizaremos ahora la generación del flanco del pulso de reloj. Para ello observa la figura que te mostramos a continuación, donde vemos el tema resuelto. Como podrás observar, hacemos uso de un efecto negativo (el retardo de la puerta NOT que limita la frecuencia de trabajo) para conseguir que el pulso efectivo del reloj dure unos pocos nanosegundos.



Generación del flanco de subida del reloj Ck

Ejercicio Propuesto

- 1. Analiza cómo deben ser los pulsos de reloj para un biestable R-S implementado con puertas NOR.
- 2. Repite la figura anterior para dar solución a lo que has elaborado. Te ayudamos algo en la siguiente figura.



Problema planteado como Tarea 2


3. ¿Cómo solucionarías "la papeleta" si el retardo impuesto por la puerta NOT no fuese suficiente? ¿Quién condiciona la duración de este pulso?

Te hemos dado tarea para un buen rato, ¿verdad? Pero no te enfades conmigo... Algún día nos lo agradecerás... ¡je, je, je!

6.9 Transformación de biestables

No siempre tenemos a nuestra disposición aquellos chips del tipo de biestable que necesitamos. En su lugar es posible que dispongamos de otro tipo. Resulta, por lo tanto, muy útil saber implementar un tipo de biestable partiendo de otro.

6.9.1 Construir un biestable tipo D a partir de un R-S



Se plantea conseguir un biestable tipo D a partir de uno R-S


Los pasos a seguir son los siguientes:

- 1. Se escribe la Tabla de Verdad del biestable que se desea conseguir.
- 2. A continuación se colocan las entradas del biestable disponible.
- 3. Se llenan la/s columna/s de la/s entrada/s del punto 2 teniendo en cuenta las Tablas de Excitación. (Ver al final del presente capítulo en el libro).
- 4. Mediante el Mapa de Karnaugh se deduce el circuito combinacional que nos permitirá implementar el biestable deseado.

D Qn		Qn+1	SR			
0 ()	0	0	х	00 01	$Q_{n+1} = Q_n$ $Q_{n+1} = 0$
0 1	ı	0	0	1	01	Qn+1 = 0
1 ()	1	1	0	10	Qn+1 = 1
1 1	ı	1	х	1	00 10	$Q_{n+1} = Q_n$ $Q_{n+1} = 1$

Tablas de Verdad y Excitación para desarrollar un biestable D a partir de un biestable R-S


Ahora plantearemos los Mapas de Karnaugh para deducir cómo obtener las señales S y R a partir de las entradas D y Qn.



Biestable tipo D a partir de uno R-S



6.9.2 Construir un biestable tipo T a partir de uno D



Biestable tipo T a partir de uno D

Sin duda se podría sustituir la lógica combinacional usada por una simple puerta XOR con T y Qn como entradas. Se ha hecho así para mostrar que son las entradas del nuevo biestable y las salidas complementadas las que entran en el módulo combinacional para conseguir las salidas deseadas.

6.10 Análisis de circuitos

Es frecuente que nos encontremos con circuitos basados en biestables y debamos analizar su funcionamiento ya sea porque no funciona bien y hay que solucionar el problema, ya sea porque nos solicitan una modificación de su funcionamiento, etc.

Para terminar esta sección teórica de los biestables te enseñaremos dos métodos para que lleves a cabo tu trabajo de una manera simple y organizada.

6.10.1 Análisis mediante los cronogramas

A fin de analizar el funcionamiento de un circuito lógico secuencial podemos dibujar el cronograma o evolución de las señales en función de valores que vamos dando a las entradas.

A continuación detallamos los pasos que deberemos seguir para ello.

- Escribir las ecuaciones de las entradas de los biestables participantes del circuito en estudio.
- 2. Deducir los estados iniciales de cada biestable. Si no es posible, siempre podemos definir el estado deseado gracias a las entradas para tal fin (set y reset).
- En función de los resultados de los pasos 1 y 2, deducir el nuevo valor de las entradas a los biestables.
- 4. Cambiar los estados de los biestables cuando llegue el pulso de reloj. Debes tener en cuenta que los pulsos son tipo flanco; por lo tanto, sólo dan lugar al cambio impuesto por las entradas en ese momento.
- 5. Actualizar el valor de las entradas (realimentación) en respuesta a los cambios producidos por el punto 4.
- 6. Repetir a partir del punto 4 hasta verificar que se repite el ciclo.


6.10.2 Análisis mediante diagramas de

everemos otra forma de analizar el funcionamiento de los circuitos binarios secuenciales. Este método tiene cierta ventaja frente al visto en el punto anterior por el hecho de que presenta el funcionamiento de una manera más efectiva. Pero, como



Ejemplo de análisis mediante cronogramas

Deducir la evolución (cronograma) de la señal S del circuito que se muestra a continuación:



Caso práctico para deducción de cronograma

Variables de estado:


Señales externas (En): no tiene

Señales internas (Qn): Q0 y Q1

Ecuaciones de las entradas: D0 = Q1

 $D1 = (\bar{Q} 0 + Q1)$

Ecuación de salida: S = Q1



Cronograma del circuito lógico de la Figura 6.24

todas las cosas, todo va en gustos o preferencias. Nosotros vemos los dos métodos y luego cada cual hace uso del que mejor le resulte.

A continuación te damos los pasos a seguir con este método:

- 1. Crear la tabla de Transiciones (o de Excitación) tomando como variable de entrada las variables de estado asociadas al sistema (entradas externas En y señales internas Qn).
- 2. Deducir las ecuaciones que rigen las entradas de los biestables en función de las variables de estado (En y Qn).
- 3. Añadir a la Tabla tantas columnas como entradas tengan los biestables y se le dan valores sustituyendo en las ecuaciones del punto 2.
- 4. En función de las entradas de los biestables se deducen los nuevos estados Qn* a los que van a evolucionar, tomando la información sobre evolución de las Tablas de Verdad asociadas a cada biestable.



El número de estados de un sistema binario secuencial con n biestables es igual a 2n

© ITES-PARANINFO



Consideremos el ejemplo del punto anterior:




Diagrama de estados de un circuito lógico secuencial

© ITES-PARANINFO